## Accounts of Materials & Surface Research

# Multifunctional logic circuits constructed by organic antiambipolar transistors

Ryoma Hayakawa, Debdatta Panigrahi, Yutaka Wakayama\*

Research Center for Materials Nanoarchitectonics (MANA), National Institute for Materials Science 1-1 Namiki, Tsukuba, Ibaraki 305-0044, Japan WAKAYAMA.Yutaka@nims.go.jp

Organic integration circuits (ICs) hold promises for future smart society technologies due to their benefits involving mechanical flexibility and low-cost production. However, the integration

density of organic ICs remains low because of the incompatibility with current lithography techniques. Thus, a new strategy is prerequisite to achieve highperformance organic ICs. In this regard, we developed unique logic circuits using antiambipolar transistors (AATs). An AAT has a partially overlapped p–n junction, exhibiting remarkably high negative differential resistance. Owing to this feature, multifunctional logic circuits, e.g., multivalued logic circuits, ternary logicin-memory, and reconfigurable two-input logic circuits, have been demonstrated. These achievements are attractive to realize innovative organic ICs.



**Keyword:** Antiambipolar transistors, Negative differential resistance, Multivalued logic circuits, Logic-inmemory, Reconfigurable two-input logic circuits

**Ryoma Hayakawa** is a principal researcher in Research Center for Materials Nanoarchitectonics (MANA), National Institute for Materials Science (NIMS). He received Ph.D. from Osaka Prefecture University in 2006. Then, he earned Japan Society for the Promotion of Science fellowship in 2006. After working as research fellows in International Center for Young Scientist in 2010 and MANA in 2012, he took the current position in 2016. His research interest is to develop unique organic devices.

**Debdatta Panigrahi** received his Ph.D. from Indian Institute of Technology Kharagpur, India in 2019. Then, he joined National Institute for Materials Science (NIMS), Japan as a postdoctoral researcher in 2020, where he worked on developing flexible and optically controllable multi-valued logic circuits and logic-in-memory devices. He was awarded the Japan Society for the Promotion of Science (JSPS) fellowship in 2021. Currently, he holds a postdoctoral position at Technion-Israel Institute of Technology, Israel.

**Yutaka Wakayama** served at Asahi Glass Company as a research engineer from 1989 to 1994 and a research member at ERATO Project from 1994 to 1998. He received his Ph. D. from the University of Tsukuba in 1998. After working as a post-doctoral fellow at the Max-Planck Institute for Microstructure Physics (Germany) from 1998 to 1999, he joined the National Institute for Materials Science (NIMS). Now, he is working as office chief of Research Center for Materials Nanoarchitectonics (MANA) of NIMS. His current research interests are functional transistors and nanoelectronics using organic molecules and 2D materials







### 有機アンチ・アンバイポーラトランジスタを用いた多機能論理回路

早川 竜馬, Panigrahi Debdatta, 若山 裕 物質・材料研究機構 ナノアーキテクトニクス材料研究センター

#### 1. はじめに

現在の有機エレクトロニクスは、フレキシブル エレクトロニクスという言葉に代表されるように有 機材料の持つ軽量性、柔軟性、簡易な成膜性 といった特徴を活かしたデバイス開発が主流と なっている。折り曲げられる有機 EL ディスプレ ー、壁に掛けられる太陽電池、体に張り付けら れるヘルスケアーセンサーなどがその代表例と なる 1-3)。一方、有機トランジスタを中核とする有 機集積回路は、Internet of Things (IoT)社会の 実現に向けて電子タグや様々なセンサーからの 信号をリアルタイムに処理する A/D コンバータ ーとしての応用が期待されている 4-6)。現在では 5 cm 四方に 100 個程度のトランジスタを集積し た A/D コンバーターが実証されているが、有機 デバイスでは、既存のリソグラフィー技術が適用 できないため、その素子サイズは未だサブ mm 程度と大きく、集積密度は依然として低い<sup>5,7)</sup>。そ のため、素子の微細化だけに依存しない有機 集積回路の高性能化が求められている。

上記背景から、我々は有機pn接合を利用し たアンチ・アンバイポーラトランジスタ (antiambipolar transistor: AAT)と呼ばれる特殊 な有機トランジスタを開発し、室温で 3~4 桁に 及ぶドレイン電流の増減現象(負性抵抗)を観 測することに成功した<sup>8-10)</sup>。この AAT が示す特 異な伝導特性を利用し、従来の CMOS デバイス では実現することが困難な新規論理回路を実 証してきた。3 値、さらに 4 値インバータに代表 される多値論理回路 11-14)、有機不揮発性メモリ と3値ロジック回路を融合した多値ロジックインメ モリ<sup>15)</sup>、さらにデュアルゲート型AATを用いた再 構成可能な2入力論理回路<sup>16)</sup>など革新的な論 理演算素子を実証してきた。本稿では、上記取 り組みについて紹介すると伴に今後の課題につ いて解説する。

#### 2. アンチ・アンバイポーラトランジスタ

AAT の素子構造とトランジスタ特性の模式図 を図1に示す。本素子の特徴は、p型半導体と n型半導体を一部分重ね合わせたpn接合をトラ ンジスタチャネル内に有する点である。この特長 により、ゲート電圧の増加に伴いドレイン電流が 減少する負性抵抗を示す。重要な事は、このド レイン電流の減少量が"室温"で2桁から5桁に 達する点である<sup>17,18</sup>。既存の負性抵抗素子とし て代表的なトンネルダイオードや量子井戸・量 子ドットを利用した量子効果トランジスタでは、 室温での電流減少量が1~2桁程度であること から<sup>19-21</sup>、まさに桁違いの電流変化量と言える。



**Figure 1.** (a) Illustration of the basic device structure and the fundamental  $I_D-V_G$  curve of AATs, where the source and drain electrodes are formed on p-type and n-type semiconductors, respectively.

AAT に関する研究は 2006 年に Vusser らが 提案した有機発光トランジスタに端を発する<sup>22)</sup>。 発光トランジスタのチャネル部に図 1 に示す AAT 構造を採用したのが始まりである。ちなみ にアンチ・アンバイポーラトランジスタという名前 は、2013 年に Jariwala らが AAT において見ら れるΛ型のドレイン電流特性がアンバイポーラト ランジスタの V 字型のドレイン電流特性を"上下 反対"にした形に類似することから命名した<sup>23)</sup>。 以降、有機、無機材料問わず多種多様な材料 を用いて研究開発が進められている<sup>24-26)</sup>。

#### 3. 有機 AAT の基礎特性とキャリア伝導機構

我々は、有機材料の持つ豊富な材料選択性 とエネルギー準位の制御性に着目し、有機 AAT に関する研究開発を進めている。図 2(a)に 有機AATの典型的な素子構造と光学顕微鏡像 を示す<sup>8)</sup>。ゲート電極として高濃度ドープSi基板 を用い、200 nm のシリコン酸化膜(SiO2)をゲー ト絶縁膜として用いている。まず始めに、SiO2/Si 基板を有機溶剤により洗浄した後、キャリアトラ ップサイトになる酸化膜表面の OH 基の影響を 除去するため、10 nm の polymethyl methacrylate (PMMA)をスピンコート法により成 膜した。続いて p 型半導体には  $\alpha$ sexithiophene (α-6T)、n 型半導体には N,N'-Di-n-octyl-3,4,9,10-perylenetetracarboxylic Diimide (PTCDI-C8)を採用し、真空蒸着法に より形成した。蒸着時にコンタクトマスクを用い、 p型半導体層とn型半導体層をチャネル中央部 で一部分重ね合わせた pn 積層構造(pn 接合)を 形成した。最後にソース・ドレイン電極として Au 電極を真空蒸着し、AAT を作製した。

図 2(b)に SiO<sub>2</sub>/PMMA 絶縁膜上に形成した有 機 AAT のドレイン電流(b)-ゲート電圧( $V_G$ )特 性を示す。ここで、 $\alpha$ -6T 上の Au 電極をソース 電極、PTCDI-C8 上の Au 電極をドレイン電極と している。また、ドレイン電圧( $V_b$ )は-60 Vとした。 負のゲート電圧を印加すると  $V_G = -30$  V( $V_{on}$ ) からドレイン電流が流れ始め  $V_G = -40$  V ( $V_{peak}$ )まで増加した。さらにゲート電圧を増加す ると、ドレイン電流は減少に転じ、 $V_G = -52$  V ( $V_{off}$ )に極小値を持つ負性抵抗を示した。

この特異な伝導特性の起源について、トラン ジスタ特性の解析、デバイスシミュレーション、 光電子顕微鏡およびケルビンプローブフォース 顕微鏡を用いたオペランド計測から検討してき た<sup>27-30</sup>。その結果、CMOS インバータで観測さ れる貫通電流と同じ機構で負性抵抗が発現して いることが明らかになった。これは、AAT のチャ ネル層が p型半導体領域、pn 積層領域、n型 半導体領域から構成されているため、pn 積層領 域を一種の抵抗と考えると、p型トランジスタと n 型トランジスタの直列回路となることに起因する。 図 2(c)にキャリア伝導機構の模式図を示す。



**Figure 2.** (a) Device structure and optical microscope image of the organic AAT. (b)  $I_D-V_G$  curve of the AAT. (c) Carrier transport mechanism of the AAT. Reprinted with permission from Ref. 8; copyright 2017 and Ref. 28; copyright 2022, Wiley-VCH GmbH.

(i) V<sub>G</sub> < V<sub>m</sub>(図 2(c)(i))では、p 型半導体層は閾 値電圧以下のため、オフ状態となる。一方、n 型 半導体層では、16-16に対応するゲート電圧が 印加されているため、ドレイン電極からn型半導 体層へ電子注入が生じ、半導体層内に蓄積す る。しかしながら、pn 接合界面にはエネルギー 障壁が存在するため電子伝導は阻害され、系 全体としてドレイン電流は抑制される。続いて (ii) V<sub>on</sub> < V<sub>G</sub> < V<sub>of</sub> (図 2(c)(ii))では、両方の半導 体層がオン状態となるため、p 型半導体層からn 型半導体層へ正孔電流、n型半導体層からp型 半導体層へ電子電流が流れ、ドレイン電流とし て観測される。重要な事は、p型半導体とn型半 導体の直列回路であるため、高抵抗の半導体 層にドレイン電流が律速する点である。図 2(b) の場合では、 $V_{on} < V_{G} < V_{peak}$ までは正孔電流、 *V*<sub>peak</sub> < *V*<sub>G</sub> < *V*<sub>off</sub> では電子電流によりドレイン電流 が律速されるため、p型半導体層とn型半導体 層の  $L-V_G$ 特性の重ね合わせとして AAT のピ ークドレイン電流を再現できる。また、もう一つ重 要な点は、両キャリアは面内 pn 接合を介して流 れることである。これは、有機分子が基板に垂直 方向に配向するため、面内でのキャリア伝導が 支配的となるためだと考えらえる。最後に(iii)  $V_G$ >  $V_{off}$  (図 2(c)(iii))では p型チャネルはオン状態 であるが、n型チャネルはオフ状態となるため、 ドレイン電流は抑制され、負性抵抗を示す。

このようにAATではp型半導体層とn型半導体層の ムーVG 特性の重ね合わせとしてドレイン 電流が観測される。この特長を活かして、以下 に示す様々な論理回路へ展開した。

#### 4. 多値論理回路

#### 4-1.3值論理回路

AAT を利用した論理回路の代表例として多 値論理回路が挙げられる。多値論理回路は、シ リコン集積回路で古くから検討されてきたが、3 値インバータ動作を実現するだけで6個程度の トランジスタを必要とする 31)。そのため、回路設 計が複雑となり多値化によるメリットが得られず、 現在でも実用化には至っていない。また、単電 子トランジスタや量子井戸型トランジスタに代表 される量子効果トランジスタにおいて、離散した エネルギー準位を利用した多値論理回路が提 案されてきた 32-34)。幾つかの系で室温動作が報 告されているが、トンネル伝導を利用するため 室温での安定動作という点で課題がある。一方、 我々の提案する3値インバータは、通常の CMOS インバータの p 型トランジスタを AAT に 置き換えた単純な回路構成で実現できる<sup>11-13)</sup>。

図 3 (a) に有機 AAT を用いた 3 値インバー タの素子構造を示す。ここで高濃度ドープ Si 基 板を入力電極として用いている。n型半導体で ある PTCDI-C8 上にソース電極、p型半導体で ある α-6T 上にドレイン電極、その中間に出力 電極を設置した。本素子で重要な点は、図 3 (a) に示すように AAT と PTCDI-C8 トランジスタの 直列回路から構成されているため、印加したド レイン電圧(VbD)は、入力電圧(VbN)に対応した2 つのトランジスタの抵抗比に分配され、出力電 圧(V<sub>OUT</sub>)として表示されることである。したがって、 V<sub>N</sub>に対する各トランジスタの *L*−V<sub>G</sub> 特性を評価 することが上記インバータ動作を理解する上で 重要となる。



**Figure 3.** (a) Schematic illustration and equivalent electrical circuit of the ternary inverter. (b)  $I_D-V_G$  curves of the AAT (blue line) and the PTCDI-C8 transistor (red line). (c) Voltage transfer curve of the ternary inverter. Reprinted with permission from Ref. 11; copyright 2018, American Chemical Society.

図 3 (b) に AAT と PTCDI-C8 トランジスタの ム-V<sub>6</sub>特性を示す。ここで PTCDI-C8 トランジス タに印加されるゲート電圧は V<sub>N</sub>、AAT に印加さ れるゲート電圧は VDD-VN となる点に注意が必 要である。PTCDI-C8 トランジスタのドレイン電 流(赤線)は入力電圧の増加と伴に単調に増加 するが、AAT のドレイン電流(青線)は、初め減 少した後、増加に転じ、再び減少する。この両ト ランジスタのドレイン電流の挙動の違いから ム-V<sub>G</sub>特性は3つの異なるV<sub>N</sub>領域(I, II, III)に分 けることができる。このドレイン電流の大小関係 を反映して V<sub>N</sub>-V<sub>OUT</sub> 特性に"1", "1/2", "0"に 対応する3つの異なる電圧が出力され、3値イ ンバータとして機能した(図3(c))。領域Iでは、 AAT がオン状態である一方、PTCDI-C8 トラン ジスタはオフ状態となるため、ドレイン電極と出 力電極が短絡し、Vb が出力電圧(Vaut)として 表示される(論理値"1")。続いて領域 II では、

双方のトランジスタにドレイン電流が流れるため、 V<sub>b</sub>はAATとn型トランジスタの抵抗比に分配さ れ中間電圧(論理値"1/2")として出力される。 領域IIIでは、n型トランジスタがオン状態である 一方、AATはオフ状態となるため、ソース電極と 出力電極が短絡し、出力電圧は0V(論理 値"0")となる。このようにAATとn型トランジスタ を組み合わせた単純な回路構成で3値インバ ータ動作を実証した。

#### 4-2.4値論理回路への拡張

4-1. においてAATを用いて3値インバータを 実証できることを紹介した。この成果は、AATの 示すピークドレイン電流の数を増加できれば、さ らなる多値化が実現できることを示している。こ の目的に対し、異なるn型半導体を積層し、AAT チャネル内に2つの面内pn接合を形成した(図 4(a))<sup>14)</sup>。ゲート電圧に対して、2つの面内pn接 合に起因するピークドレイン電流を観測できれ ば、4値インバータへ応用できる。ここでn型半導 体として PTCDI-C8 (n1) および PhC<sub>2</sub>H<sub>4</sub>benzo[de]isoquinolino[1,8-h]quinolone diimide (PhC2-BQQDI)(n2)、p型半導体には高移動度 半 導 体 と し て 知 ら れ る 2,7dioctyl[1]benzothieno[3,2-b][1]benzothiophene (C8-BTBT)(p)を用いた。

図 4(b) に 2 つの面内 pn 接合を有する AAT の ムーV<sub>6</sub>特性を示す。従来の単一 pn 接合を有 する AAT では、1 つのピーク電流しか観測され なかったが、本素子では、 $V_G$  (=  $V_{\text{peak 1}}$ ) = -8.3 V および V<sub>G</sub> (= V<sub>peak 2</sub>) = -11.0 V に 2 つのピーク を持つドレイン電流を観測した。これは PTCDI-C8 と PhC2-BQQDI 半導体層の閾値電圧が異 なるため、Vgに依存してキャリアの伝導経路が 異なることに起因する。Von 1 < VG < Voff 1 では、下 部の PTCDI-C8 層がオン状態となるため、n1↔p 間の面内pn接合を電子と正孔が伝導する(図4 (c)(i))。一方、 $V_{off 1} < V_G < V_{off 2}$ では、上部の PhC2-BQQDI層がオン状態となる一方、下部の PTCDI-C8 層はオフ状態のため、n2↔p 間でキ ャリア伝導が生じる(図 4 (c)(ii))。 $V_{\rm G} > V_{\rm off2}$ では 両方の n 型半導体層がオフ状態となるため、正 孔のみが C8-BTBT 層を流れ、ドレイン電流は



**Figure 4.** (a) Device structure of the AAT, where two n-type semiconductors are vertically stacked and form two lateral p-n junctions in the transistor channel. (b)  $I_D-V_G$ curve of the AAT with two lateral p-n junctions. (c) Carrier transport mechanism of the AAT. Reprinted from Ref. 14 with certain modifications; copyright 2023, Wiley-VCH GmbH.

再び増加する(図 4(c)(iii))。このように異なる n 型半導体層を積層することで ムーV<sub>6</sub>特性に 2 つ のピークドレイン電流を観測することに成功した。

上記成果をもとに作製した 4 値インバータの 素子構造と等価回路を図 5(a)に示す。3 値イン バータと同様に AAT とn型トランジスタ(PTCDI-C8/PhC2-BQQDI 積層トランジスタ)の直列回 路から構成されている。このインバータ特性を理 解するために図 5(b) に AAT とn型積層トランジ スタの h- $V_G$ 特性を示す。横軸は、 $V_N$ から各トラ ンジスタへ配分されるゲート電圧に変換している。 この AAT における 2 つのピークドレイン電流の 発現により、h- $V_G$ 特性は 4 つの領域に分けられ る。この特長により、図 5(c)に示す  $V_N$  - $V_{OUT}$ 特 性において 4 つの異なる電圧値が出力され、4 値インバータとして機能した。ここで、図 5(b)に 示す 2 つの負性抵抗領域(NDR 1,2)は図 5(c) の論理値"1/3"、"2/3"に対応する。

上記成果は、異なる n 型半導体を積層すると いう比較的簡単な手法で多値化が可能であるこ とを示している。今後、5 値、6 値とさらに多値化 を目指す上で重要な知見である。



**Figure 5.** (a) Device structure and equivalent electrical circuit of the quaternary inverter. (b)  $I_D-V_G$  curves of the AAT with two lateral p-n junctions and n-type transistors. (c) Voltage transfer curve of the quaternary inverter. Reprinted from Ref. 14 with certain modifications; copyright 2023, Wiley-VCH GmbH.

#### 5. 多値ロジックインメモリ

現在のノイマン型コンピューターでは、ロジッ クとメモリが物理的に分離しているため、演算処 理に遅延が生じることが問題となっている。その ため、ロジックとメモリを混載したロジックインメモ リの実現が求められている<sup>35-37)</sup>。また、有機集積 回路では、トランジスタやメモリサイズがサブ mm 程度であるため、素子面積を低減する上でも大 きな利点がある。

上記目的に対し、これまで開発してきた有機 3 値インバータと有機不揮発性メモリを融合した 多値ロジックインメモリを実現することに取り組ん だ<sup>15)</sup>。多値ロジックインメモリの素子構造を図 6(a) に示す。n型半導体には PhC2-BQQDI、 p型半導体には C8-BTBT を用いた。また、不 揮発性メモリとして、亜鉛フタロシアニンコアスタ ーポリマ型ポリスチレン(ZnPc-PS4)を採用した。 上記ポリマーは、フタロシアニン分子の周りに絶 縁体であるポリスチレンが結合しているため、ナ ノフローティングゲートとして機能する。フタロシ アニン分子にトラップされた電荷を長時間保持 できる利点がある<sup>38-40)</sup>。AAT を構成する各半導 体層から ZnPc-PS4 へ同種類のキャリア(正孔ま たは電子)を書き込むことができれば、AAT の  $L-V_G$  特性を平行移動させることができるため、 3 値インバータと 3 値メモリを融合した 3 値ロジ ックインメモリ動作を実現できる。

図 6 (b) に ZnPc-PS<sub>4</sub> への書き込みおよび消 去操作を示す。ここで正孔を ZnPc-PS4 に注入 する操作を書き込み操作、注入した正孔を消去 する操作を消去操作と定義する。書き込み操作 時には  $V_{\rm G} = -10$  V を印加しているため、C8-BTBT 層に蓄積した正孔が ZnPc-PS<sub>4</sub> へ注入さ れる(図 6 (b)(i))。一方、PhC2-BQQDI 層は空 乏化しているため、キャリアは存在しない。そこ で、PhC2-BQQDI 層の吸収波長(図 6(c))に対 応する可視光を照射し、光励起により電子-正 孔対を生成した。その後、生成された正孔は ZnPc-PS4 へ注入される。続いて消去操作では、 V<sub>G</sub> = 10 V を印加しながら C8-BTBT 層の吸収 波長に対応した紫外光を照射した(図 6 (b)(ii))。 C8-BTBT 層では光励起により生成した電子、 PhC2-BQQDI 層では Vaにより電気的に蓄積し た電子が ZnPc-PS4 に注入され、トラップされて いた正孔と再結合することで消去する。

実際に書き込み、消去操作を行った結果を 図 6(d)に示す。初めに書き込み操作として、V<sub>G</sub> =-10 Vを20 秒間印加しながら、4 mW/cm<sup>2</sup>の 可視光を照射した。その結果、AAT 素子の b-Vc特性に見られる Vpeak は初期状態の-7.5 Vか ら-8.4 V へ平行シフトし、C8-BTBT および PhC2-BQQDI 層から ZnPc-PS4 へ正孔が注入さ れていることが分かる (図 6 (d), Program 1)。さ らに可視光強度を 60 mW/cm<sup>2</sup> へ増加すると、 Vpeakはさらに-9.0Vへ段階的にシフトした(図6 (d), Program 2)。その後、消去操作として柴外 光(1.2 mW/cm<sup>2</sup>)を照射しながら、 $V_{\rm G}$  = 10 V を 15 秒間印加することで初期状態の Vpeak 位置に 回帰した(図 6 (d), Erase)。これは、各半導体層 から ZnPc-PS4 層へ電子が注入され、トラップさ れた正孔と再結合することで消去した結果であ る。このように光照射条件とゲート電圧を適宜制 御することで、AAT の Vpeak 位置を制御すること

https://www.hyomen.org

に成功した。

この特長を利用して3値メモリと3値ロジック 動作を単一素子で実証した結果を図6(e)に示 す。まず初期状態において3つの異なる電圧が 出力されており、3値インバータとして動作した。



Figure 6. (a) Device structure of the ternary logic-in-memory. (b) (i) Visible-light-assisted programming and (ii) ultraviolet-light-assisted erasing processes of the logic-in-memory. (c) UV-VIS absorption spectra of C8-BTBT and PhC2-BQQDI films. (d)  $I_D-V_G$  curves of the AAT with ZnPc-PS<sub>4</sub> and (e) voltage transfer curves of the ternary logic-in-memory at the initial, programmed, and erased states. with Reprinted from Ref. 15 certain modifications; copyright 2023, American Chemical Society.

さらに 2 段階の書き込み操作 (Program1, 2) に より、AAT の  $V_{\text{peak}}$  を段階的に減少させることで 中間出力値 ("1/2") の  $V_{\mathbb{N}}$ も減少する。ここで、  $V_{\mathbb{N}} = 3 V を読み取り電圧とすると書き込み操作$ に対応して"0", "1/2", "1"の 3 つの異なる電圧が出力された。電圧を切った後も ZnPc-PS4 内に電荷が保持されるため、不揮発性メモリとして機能した。本成果は 3 値インバータと 3 値メモリを同一素子で実現した初めての例となる。

#### 6. 再構成可能な2入力論理回路

ここまでボトムゲート型 AAT を用いた論理回 路について紹介してきた。本章においては、さ らにデュアルゲート型 AAT へ拡張し、2 入力論 理回路へ応用した結果について述べる(図7 (a))<sup>16)</sup>。デュアルゲート構造へ拡張するためには、 有機半導体層にダメージを与えることなく高品 質なトップゲート絶縁膜を形成する必要がある。 本素子では、フッ素樹脂として知られる CYTOP (AGC, CTL-809M)と酸化ハフニウム(HfO2)を 組み合わせることで実現した。CYTOP の溶媒と なる CT-SILV180 はフッ素含有率が 76 %と高 いため、通常の有機分子に対して溶解度が低 い。そのため、本素子で半導体層として用いる α-6T と PTCDI-C8 を溶解することなく成膜で きる。また、HfO2 は原子層堆積法を用いて 120 ℃の低温で形成できるため、有機薄膜へ の熱ダメージが低減できる。さらに、20程度の誘 電率を有するため良好な絶縁膜として機能する。

図 7(b)にボトムゲート電圧( $V_{G:bottom}$ )およびトッ プゲート電圧( $V_{G:top}$ )掃引時のドレイン電流の 3 次元マッピングを示す。赤矢印で示しているよう に  $V_{G:top}$ の増加に伴い、 $V_{peak}$ が低  $V_{G:bottom}$ 方向 ヘシフトしていることが分かる。この効果を利用 して、2 入力論理回路へ応用した。ここで  $V_{G:bottom}$ を入力信号 1( $V_{IN1}$ )、 $V_{G:top}$ を入力信号 2 ( $V_{IN2}$ )、ドレイン電流( $f_0$ )を出力信号とした。

図 7(c)-(g)に AND, OR, NAND, NOR, XOR に対応するドレイン電流の 2 次元マッピングとそ の対応するロジック動作を示す。ここで 0 > L > -7.5 nA の場合を出力信号"0"、L < -7.5 nA の場合を出力信号"1"と定義している。図 7(c)の 2 次元マッピングにおいて、 $V_{\text{N1}}$ および  $V_{\text{N2}}$ がど



**Figure 7.** (a) Device structure and optical microscopy image of the dual-gate-type AAT with  $\alpha$ -6T and PTCDI-C8 channels, respectively. (b) three-dimensional *I*<sub>D</sub> mapping as functions of *V*<sub>G:bottom</sub> and *V*<sub>G:top</sub>. Two-dimensional *I*<sub>D</sub> mappings as functions of *V*<sub>IN1</sub> (= *V*<sub>G:bottom</sub>) and *V*<sub>IN2</sub> (= *V*<sub>G:top</sub>) and the corresponding logic circuit operations for the (c) AND, (d) OR, (e) NAND, (f) NOR, and (g) XOR. Here, the *I*<sub>D</sub> mappings are shown in two distinct colors (white and purple) with a threshold of -7.5 nA. The output signal, "1" or "0," is defined by an *I*<sub>D</sub> value of above or below -7.5 nA. Reprinted with permission from Ref. 16; copyright 2022, Wiley-VCH GmbH.

ちらも"1"のときにだけ出力信号が"1"となり、 AND 回路として動作することが示唆される。実際に"0"と"1"に対応する入力電圧パルス ( $V_{\text{NI}}$ ,  $V_{\text{N2}}$ )を印加すると、( $V_{\text{NI}}$ ,  $V_{\text{N2}}$ ) = (1, 1) のときに だけ出力信号が"1"となり、AND 回路として機能 した。同様に入力電圧を適宜調整することで、 OR, NAND, NOR, XOR 回路を同一トランジスタ で実証した。既存の CMOS デバイスでは、 NAND 回路を構成するために 4 個、XOR 回路 を構成するためには 10 個以上のトランジスタを 必要とするが、本素子では、たった一つのトラン ジスタを用いて 5 つの論理回路を実現した。入 カ電圧により、種々の論理回路を再構成できる ため、大幅な素子数の削減に繋がる。微細化 だけに依存しない有機集積回路の高性能化 手法として期待される。今後、種々の論理回路 を電気的に切り替えられる特長を活かして、再 構成可能コンピューティング技術への応用を進 めていく。

#### 7. まとめと今後の展望

現在の有機エレクトロニクスは、発光やセンシングといった比較的単純な原理で駆動するデバイス応用が中心になっている。一方で有機トラン

ジスタを中心とする演算処理デバイスの開発は 高移動度半導体の開発や成膜手法の進歩によ り100個程度の簡易な集積回路を形成できるま でに進展している。しかしながら、実用デバイス への応用には数千個程度のトランジスタを集積 する必要があり、実現にはほど遠い。そのため、 有機集積回路の性能を飛躍的に向上させる新 たなブレークスルーが求められている。

我々は AAT の有する特定のゲート電圧範囲 でのみドレイン電流が流れるという特徴を活かし、 従来の有機エレクトロニクスの設計指針を変革 する新規論理回路を実証してきた。多値論理回 路では、AAT とn型トランジスタによる直列回路 を形成するだけで3値、さらには4値インバータ として機能することを実証した。また、多値ロジッ クインメモリでは、有機ナノフローティングゲート を用いることで、3 値インバータと3 値メモリを融 合した多値ロジックインメモリを実現した。さらに、 デュアルゲート型AATを用いた再構成可能な2 入力論理回路では、既存の CMOS デバイスで は 10 個以上のトランジスタを必要とする論理回 路動作を単一トランジスタで実証した。種々の論 理回路を電気的に切り替えられる特長を活かし、 再構成可能コンピューティング技術への展開が 期待される。いずれの演算素子も有機集積回 路の高性能化・高集積化に繋がる成果である。

今後は駆動電圧の低減およびフレキシブル エレクトロニクスへの展開を進める。現状では10 V 程度の駆動電圧を必要としているが、1 V 以 内まで低減できれば、エネジーハーベスティン グを利用したバッテリーレスな有機集積回路の 開発も現実的になる。ヘルスケアーセンサーな どウェアラブル機器への搭載も可能になると考 えられる。高誘電率絶縁膜の探索、電荷注入層 の導入による閾値電圧の低減、高移動度有機 半導体の検討を進め、IoT 社会を支える次世代 有機集積回路の開発へ繋げていく。

#### 8. 謝辞

本研究は、国立研究開発法人物質・材料研 究機構、ナノアーキテクトニクス材料研究センタ ー、科学研究費補助金(No. 19H00866, 21F21052, 23H00269)、TIAかけはし(No. TK19-21, TK22-014) およびキャノン財団から の研究助成を得て行われた。また、有機ナノフ ローティングゲートとして使用したZnPc-PS4ポリ マーは、物質・材料研究機構、高分子・バイオ 材料研究センターの相見 順子主任研究員から 提供を受けた。ご厚意に感謝する。

#### 参考文献

- M. Mizukami, S. Cho, K. Watanabe, M. Abiko, Y. Suzuri, S. Tokito, J. Kido, *IEEE Electron Device Lett.*, 2017, 39, 39-42.
- M. Kaltenbrunner, M. S. White, E. D. Głowacki, T. Sekitani, T. Someya, N. S. Sariciftci, S. Bauer, *Nat. Commun.*, 2012, *3*, 770.
- Y. Lee, J. W. Chung, G. H. Lee, H. Kang, J.-Y. Kim, C. Bae, H. Yoo, S. Jeong, H. Cho, S.-G. Kang, J. Y. Jung, D.-W. Lee, S. Gam, S. Gyu Hahm, Y. Kuzumoto, S. J. Kim, Z. Bao, Y. Hong, Y. Yun, S. Kim, *Sci. Adv.* 2021, *7*, eabg9180.
- A. Yamamura, H. Matsui, M. Uno, N. Isahaya, Y. Tanaka, M. Kudo, M. Ito, C. Mitsui, T. Okamoto and J. Takeya, *Adv. Electron. Mater.*, 2017, *3*, 1600456.
- T. Leydecker, Z. M. Wang, F. Torricelli, E. Orgiu, *Chem. Soc. Rev.*, 2020, 49, 7627-7670.
- Y. Takeda, K. Hayasaka, R. Shiwaku, K. Yokosawa, T. Shiba, M. Mamada, D. Kumaki, K. Fukuda, S. Tokito, *Sci. Rep.*, 2016, *6*, 25714.
- P. A. Ersman, R. Lassnig, J. Strandberg, D. Tu, V. Keshmiri, R. Forchheimer, S. Fabiano, G. Gustafsson, M. Berggren, *Nat. Commun.*, 2019, *10*, 5053.
- K. Kobashi, R. Hayakawa, T. Chikyow, Y. Wakayama, *Adv. Electron. Mater.*, 2017, *3*, 1700106.
- K. Kobashi, R. Hayakawa, T. Chikyow, Y. Wakayama, ACS Appl. Mater. Interfaces, 2018, 10, 2762-2767.
- K. Kobashi, R. Hayakawa, T. Chikyow, Y. Wakayama, J. Phys. Chem. C, 2018, 122,

6943-6946.

- K. Kobashi, R. Hayakawa, T. Chikyow, Y. Wakayama, *Nano Letters*, **2018**, *18*, 4355-4359.
- D. Panigrahi, R. Hayakawa, K. Fuchii, Y. Yamada, Y. Wakayama, *Adv. Electron. Mater.*, **2020**, *7*, 2000940.
- D. Panigrahi, R. Hayakawa, Y. Wakayama, J. Mater. Chem. C, 2022, 10, 5559-5566.
- 14) D. Panigrahi, R. Hayakawa, Y. Wakayama, *Adv. Funct. Mater.*, **2023**, *33*, 2213899.
- D. Panigrahi, R. Hayakawa, X. Zhong, J. Aimi, Y. Wakayama, *Nano Lett.*, **2023**, *23*, 319-325.
- 16) R. Hayakawa, K. Honma, S. Nakaharai, K. Kanai, Y. Wakayama, *Adv. Mater.*, **2022**, *34*, 2109491.
- 17) Y. Wakayama, R. Hayakawa, *Adv. Funct. Mater.*, **2020**, *29*, 1903724.
- 18) Y. Wakayama, C.-H. Kim, D. Panigrahi, R. Hayakawa, *Mater: Adv.*, **2022**, 3, 5260–5273.
- M. Boucherit, A. Soltani, E. Monroy, M. Rousseau, D. Deresmes, M. Berthe, C. Durand, J.-C. De Jaeger, *Appl. Phys. Lett.*, 2011, 99, 182109.
- S. Sakr, E. Warde, M. Tchernycheva, L. Rigutti, N. Isac, F. H. Julien, *Appl. Phys. Lett.* 2011, 99, 142103.
- 21) T. P. E. Broekaert, W. Lee, C. G. Fonstad, *Appl. Phys. Lett.* **1988**, 53, 1545.
- S. D. Vusser, S. Schols, S. Steudel, S. Verlaak, J. Genoe, W. D. Oosterbaan, L. Lutsen, D. Vanderzande, P. Heremans, *Appl. Phys. Lett.* 2006, 89, 223504.
- 23) D. Jariwala, V. K. Sangwan, C.-C. Wu, P. L. Prabhumirashi, M. L. Geier, T. J. Marks, L. J. Lauhon, M. C. Hersam, *PNAS*, **2013**, 110, 18076-18080.
- 24) M. Huang, S. Li, Z. Zhang, X. Xiong, X. Li, Y. Wu, *Nat. Nanotech.*, 2017, 12, 1148-1154.
- 25) B. Kim, *Adv. Electron. Mater.*, **2020**, *6*, 2000426.
- 26) E. Wu, Y. Xie, Q. Liu, X. Hu, J. Liu, D.

Acc. Mater. Surf. Res. 2024, Vol.9 No.1, 1-10.

Zhang, C. Zhou, ACS Nano 2019, 13, 5430-5438.

- 27) R. Hayakawa, S. Takeiri, Y. Yamada, Y. Wakayama, K. Fukumoto, *Adv. Mater.*, 2022, 34, 2201277.
- 28) R. Hayakawa, S. Takeiri, Y. Yamada, Y. Wakayama, Adv. Mater. Interfaces, 2022, 10, 2201857.
- 29) C.-H. Kim, R. Hayakawa, Y. Wakayama, *Adv. Electron. Mater.*, **2020**, *6*, 1901200.
- 30) S.-W. Jo, J. Choi, R. Hayakawa, Y. Wakayama, S. Jung, C.-H. Kim, J. Mater. Chem. C, 2021, 43, 15415-15421.
- S. Lin, Y.-B. Kim, F. Lombardi, *IEEE Trans.* Nanotechnol., 2011, 10, 217-225.
- 32) M. Seo, C. Hong, S.-Y. Lee, H. K. Choi, N. Kim, Y. Chung, V. Umansky, D. Mahalu, *Sci. Rep.*, **2014**, *4*, 3806.
- 33) Y. Lee, J. W. Lee, S. Lee, T. Hiramoto, K. L. Wang, ACS Nano, 2021, 15, 18483-18493
- 34) S. J. Kim, J. J. Lee, H. J. Kang, J. B. Choi, Y.-S. Yu, Y. Takahashi, D. G. Hasko, *Appl. Phys. Lett.*, **2012**, *101*, 183101.
- 35) G. M. Marega, Y. Zhao, A. Avsar, Z. Wang, M. Tripathi, A. Radenovic, A. Kis, *Nature* 2020, 587, 72-77.
- 36) C. Liu, H. Chen, X. Hou, H. Zhang, J. Han, Y. G. Jiang, X. Zeng, D. W. Zhang, P. Zhou, *Nat. Nanotech.* 2019, 14, 662-667.
- 37) Y. Wang, H. Tang, Y. Xie, X. Chen, S. Ma, Z. Sun, Q. Sun, L. Chen, H. Zhu, J. Wan, Z. Xu, D. W. Zhang, P. Zhou, W. Bao, *Nat. Commun.* 2021, 12, 3347.
- 38) J. Aimi, P. H. Wang, C. C. Shih, C. F. Huang, T. Nakanishi, M. Takeuchi, H. Y. Hsueh, W. C. Chen, *J. Mater. Chem. C*, **2018**, *6*, 2724-2732.
- J. Aimi, T. Yasuda, C. F. Huang, M. Yoshio, W. C. Chen, *Mater. Adv.*, **2022**, *3*, 3128-3134.
- 40) J. Aimi, C. T. Lo, H. C. Wu, C. F. Huang, T. Nakanishi, M. Takeuchi, W. C. Chen, *Adv. Electron. Mater.*, **2016**, *2*, 1500300.